This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MANUFACTU	MANUFACTURE OF SEMICONDUCTOR DEVICE PACKAGE
Patent Number:	JP59208756
Publication date:	1984-11-27
Inventor(s):	AKIYAMA KATSUHIKO; others: 02
Applicant(s)::	SONY KK
Requested Patent:	<u>P59208756</u> □
Application	JP19830083188 19830512
Priority Number(s):	
IPC Classification:	H01L23/12; H01L21/56; H01L23/48
EC Classification:	
Equivalents:	JP1760995C, JP4047977B
	Abstract
PURPOSE:To obtain a semiconductor d wherein the semiconductor device is mo substrate is selectively removed by etch	PURPOSE:To obtain a semiconductor device package which is excellent in heat radiation and suitable for automated manufacturing by a method wherein the semiconductor device is mounted on a substrate and, after being connected to external electrodes, enclosed integrally with resin and the substrate is selectively removed by etching.
CONSTITUTION: Au plating 12 of 1mum of 35mum thickness. A semiconducor chalfi. The transfer-molding with epoxy ressolution from the back surface 11a to co 12c and the heat radiation surface 12a. soldered to a conductor pattern on the san easy and simple method.	CONSTITUTION:Au plating 12 of 1mum thickness, Ni plating 13 of 1mum thickness and Au plating 14 of 3mum are laminated on an Fe substrate 11 of 35mum thickness. A semiconducor chip 15 is mounted 16 on a portion 11g and connected 19 to external electrodes 17, 18 on the portions 11h, 11i. The transfer-molding with epoxy resin 20 is carried out so as to make thickness t=1mm. The Fe substrate is removed by etching with FeCI3 solution from the back surface 11a to complete a leadless type package 21. Bottom surfaces of the Au layers are used as external electrodes 12b, 12c and the heat radiation surface 12a. In other to mount the package 21 on a printed circuit board, only the external electrodes 12b, 12c are directly soldered to a conductor pattern on the substrate. With this constitution, a package of excellent heat radiation can be manufactured automatically by an easy and simple method.
	Data supplied from the esp@cenet database - 12

19 日本国特許庁 (JP)

①特許出願公開

®公開特許公報(A)

昭59-208756

6DInt. Cl.3 H 01 L 23/12

識別記号

庁内整理番号 7357-5F 7738-5F

砂公開 昭和59年(1984)11月27日

21/56 23/48

7357-5F

発明の数 1 審查請求 未請求

(全 5 頁)

◎半導体装置のパッケージの製造方法

②特 **超58**—83188

⊗出 昭58(1983)5月12日

の発 明 秋山克彦 者

東京都品川区北品川6丁目7番

35号ソニー株式会社内

② 発明 者 小野鉄雄

東京都品川区北品川6丁目7番

35号ソニー株式会社内

⑦発 明 者 梶山雄次

東京都品川区北品川6丁目7番

35号ソニー株式会社内

の出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

四代 理 人 弁理士 土屋勝

外2名

1. 発明の名称

华導体装置のパッケージの製造方法

2. 存許請求の駆逐

近択ニッテング可能な材料から成る芸板上に半 導体裝備を軟置し、接続用りイヤを上配半導体製 後に接続すると共にこの接続用ワイヤの外部電極 節を上記書板の外部電価数鉄部位に接続し、次い で上記載板上において上記半導体製盘及び上記袋 **収用ワイヤを一体に側扉モールドし、しかる後上** 尼苗製をエッテング除去することを特徴とする半 時体質度のパッケージの製造方法。

3. 発明の経緯な収明

整架上の利用分野

本発射は、半導体版図のパッケージの製造方法 に関する。

背景技術とその問題点

位米 、 ブリント 茲茲上の突張密度の高いパンケ **ージとして、チップキャリアタイプのパンケージ** が知られてい る。このパンケージはリードレス

タイプのパッケージで、パッケージの裏面に引き 出されているハンダ付け可能な電視をプリント基 坂の縁体パメンに直接ハンダ付けして接続するこ とにより実益を行うものである。

このテンプキャリアタイプバッケージには、モ うミックタイプとブラスチックタイプとがある。 セラミック メイブはペッケージ自体が高値である ばかりでなく、ブリント基板に直接ハンダ付けす ると、包収サイタル時にもつミッタで上記ハンダ 及び上記導体との間の熱能提供数の数によつて扱 氏部にはかれやクラックが生じる恐れがあるとい う久点を有している。一方、ブラステックタイプ はパンケージが安価であるという利点を有してい るが、熱放獣性が悪く、また形状がパンケージの 製造の自動化に誘していないという欠点を有して

このようなな来のブラステッタタイプのチップ キャリアタイ ブバンケージの構造を第1 図に示す。 このパッケージ(1)は、銀箔製の電程(2)が予め形成 されているブリント基板(3)上に単導体機関を構成

するチップ(4)を軟置し、ワイヤポンディング法により上記チップ(4)と上記程を(2)の一路とを Auの紐級から成るワイヤ(5)で接続した後、上方より散状のエポキン個船を属下させて硬化成形することによつて作る。

このパンケージ(I)において、チップ(4)は樹脂層(G)とブリント芸板(3)とによつて囲まれている。これらの皮脂層(G)及びブリント芸板(3)の熱価抗けで表に大きいので、その動作時においてチップ(4)で発生する熱をパッケージ(1)の外部に効果的に対してきない。即ち、このパッケージ(1)はで数数できない。から、このパッケージ(1)はいり大点を有している。を登録したが、しから高速で満下することが難しくのは状のエポキン関節を配下することが難しくのないのにパッケージ(1)はパッケージの変造のは化返していないという大点を有している。

一万、上述のチンプキャリフタイプパンケージ とは異なるパンケージにテープキャリアタイプパ ンケージがある。このタイプのパンケージは従来 のチンプキャリアタイプパンケージよりもさらに

るととができる。なお上記外部電極部は上記接続 用フィヤを体が楽ねていてもよいし、上記接続用 フィヤとは別に設けられかつ上記接続用フィヤが 変統されているものでもよい。 装箱倒

以下不給別に係る半導体装置のパッケージの製造方法の実践例につき図面を参照しながら設明する。

第2人図~第2D図は木苑朝の第1 英館例による半部年後間のパンケージの製造方法を説明するための工程図である。以下第2人間から工程版に説明する。

ますが2人気において、ほさう5(μ)のFe 風の移板のの上に、足さ1(μ)のAu Mo2、尽さ 1(μ)のNi Mo3及び収さ3(μ)のAu Mo4で取 のメッキして、半済体数度を構成するチップ吸の 数位部の及び外体電磁帯の108のそれぞれを上記数 数即の所定のチップ数量部位(11g)及び外部な極 数以際位(11h)(11l)のそれぞれに致ける。第2 人間に示す工程終了後の上記差板のの平面間を着 小形化できるという 和点を有するが、テップが使 配層によつて完全に覆われているため熱放散性が 良好でないこと、テープを用いているために併発 な装置が必要である等の欠点を有している。 発明の目的

本発明は、上述の問題にかんがみ、結放散性が 負好でかつ信頼性の高い半導体装置のパンケージ の製造方法を提供することを目的とする。 発明の類響

3 図に示す。次に値2 B 図において、上記チップ
取電部のにチップのを数配した後、ワイヤルング
イング法によつてとのチップのと上記外部で
低力のとをそれぞれ Au の細数から成るワイヤので
扱する。次に気2 C 図において、気2 B 図の 第2 B 図の上に設けられた上記外部電極部のの係、ナップの及びワイヤのを一体としずる
設定部の、チップの及びワイヤのを一体としずる
がある。な知のトランスファ・モールド後の
形は、公知のトランスファ・モールドをは
形は、上記側所モールド度のの厚さ t を 1

次に祝 2 C 図において、 Fe のみを選択的にエッチングするが関節モールド層の及び Au 度 02 はエッチング もないエッチング 板、例えば塩化部二鉄(FeCt 。)常報を用いて、基板 UDの 裏面(11 a) 食からスプレーエッチングすることにより、上記 基板 UD を 数 去して、 第 2 D 図に示すリードレスタイプのペッケージ OD を完成させる。上記エッチングによって 第 2 D によって のっち外部

神學學59-208756(3)

上述のようにして完成されたパンケージの0をプリント 芸穂上に実装する場合には、第2D 図に示す上記外部電視面(12b)(12c)をプリント書板上の選供パタンに直接ペンダ付けして接続すればよい

上述のは1 実施例の製放数面 (12a) は、その動作時においてチップ III から発生する熱の放散面となっている。 金属の無伝導度は非常に高いので、チップ III から発生する熱は金属製のチップ放立即 III を外方に向かつて迅速に使れて、熱放数面 (12a) から放致されるととによつて効果的に除去される。しかし、より効果的にチップ III の発生剤を終去するためには、広い表面数を有する放為フィンの一部を上記熱放数面 (12a) に押し当てて芝冷により熱を放散させるのが好ましい。

上述の都 1 契雄的のパッケージ 印は 第 2 A 図~ 第 2 D 図に示すような簡単な工程によつて作ると

光成させることができる。 このように上記のエッチングによつてチップ数数部的及び外部電極部の760の下部に上記アンダーカット部(11a) ~(11f) が形成されるので、これらの部分に視断が回り込んで突出部(20a) ~(20f) が形成される。 でついて上記チンプを登録をはないで、上記テップを登録を表して、上記テップを登録を表して、上記テップを登録を表して、上記テップを表して、上記テップを表して、上記の下のでは、といて、というを表しいう利点がある。 さらにチンプなを配慮及び外部電極部のはが成立したができるという利点がある。 これらのチップな 国際 及び外部電極部ので、これらのチップな 国際 及び外部電極部ので、これらのチップな 国際 及び外部電極部のでは、これらのチップな 国際 及び外部電極部のでは、これらのチップな 国際 及び外部電極部のでは

85 人以一年 5 C回は木苑明の第 2 実施代による半年体表現のパンケージの製造方法を説明するための工程的である。以下第 5 人間から工程駅に説明する。

、生ず35 5 68において、厚さ3 5 (≠)の Cu

段の差板011の上面に公知のフォトレジストを施布 した装に所足のパターンニングを行う。 ないで Cu のみを選択的にエッテングするエッテング散、例 えば臥述のFeCl。路板を用いて上記書板BDの表面 を低かにエッチングするととによつで、土記書板 GDの表面にチップ収置部位 (11g)及び外部電気接 込 部位 (11b) (111) をそれぞれ形成する。 上記フ オトレジストを放去した鉄に載5B回において、 第1 実施例と同様に、上記テップ教配部位 (11g) にハンダ居辺を介してナップ母を敬虔した甚、7 イヤポンディング生によつてとのテンプOSと上記 外部発信技役部位 (11h) (111) とをそれぞれ Asの 四島から成るワイヤロ9で被決する。なお本典方代 においては、徒述の駐由により、あり実施例で用 いたワイヤよりも狂の大きいワイヤを用いた。次 には188代と同様に供給モールド層のを上記書 板00上に形成する。次に上記芸板00で乗り 実施例 と同様な方法でェッテンク飲去してパッケージ40 を免成させる。上記エンテングにより耳出された ワイヤOYの産品が外部電価部のWebとなり、またハ

ング形のの下面が熱放散型(23a)となる。

上述のようにして完成されたパッケージのをブリントが出上に実装する場合には、第1実務例と同様に、あらて圏に示す上配外部電板和の間をプリント遊び上の群体パタンに直接ハンダ付けして従尿すればよい。とのことから明らかなように、本災施例においてはワイヤ間のな節をそのまま外部で横飛びがとして用いるために、ワイヤ間の経では述のように大きくするのが好ましい。なお飲飲助 (25a) の機能は終1実施例と同様である。

順を用いることも可能である。この場合には民还のエッテング板としては、ヒドラジンとエテレンジアミンとの北合敵を用いればよい。 発明の幼虫

本党明に係る半導体接収のパンケージの製造方法によれば、その動作時において半導体接触から発生する然の拡放性が良好でありかつ信頼性が高い小形のパンケージを、獲めて関係かつ安価な方。 法によつて自動的に製造することができる。

4. 営油の簡単な説明

Charles and the second

現1回は従来のブラステンクタイプのチンプキャリアタイプパンケージの改造を示す断近欧、紀2人間へ取2D間は本発制の第1契範例によるために発行のパンケーツの設置方法を設明するための工程団、統3回は上記録2人間は不見回ば上記のよりの平面関、第4人間及び収4日間は上記のよりの変形例を示す上記報2人間へ終りのである。といいてよる平準体を設めパンケーツの設置方法を設明するための工程団である。

を用いることにより、Au 等の食金属を用いる 必要がなくなるという利点がある。

上述の無1実施例及び無2実施例においては、 別のチンプをかりが設置部に設置してでそれ 数のチンプを場合に対したが、は 数のチンプを場合を設け、それぞれのチンプ数値部を設け、これがのチンプ数値があった。 がに同一のチンプを設置していかがある。 のチンプを設置していかがある。 のチンプを設置したができるが、からないできると共に、 では、 を本すれば、 後本の優別を有するののには ないますれば、 後本の優別を有するのののは ないますれば、 を本ができると共に、 のはないできるという対点がある。 パンケージを作ることができるという対点がある。

上述の第1 実施代の基根の材料は透れエンテングが可能であれば Cu 等の他の金属であつてもよく、また記 2 実施代の基板の材料も下。 等の他の金属であつてもよい。第1 実施代においてはさらに金属以外の材料、例えばポリイミドアミド系例

なお図面に用いた符号において、

11292220 ·········· バッケージ 14315 ········ チップ

15)54 71+


00 ···· 25 85


(11b)(11i) ···· 外部氧征接收部位


07019 外前電極能


である。


代 取 人 土 雌 助 化 取 分 知 分 知 作 相













郊 2 D 🛭


第3日




那4A図



第5 A 図



邓 5 B 图



第50図

